⑲ 日本国特許庁(JP)

⑩ 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平3-34466

®Int. Cl. 5

識別記号 庁内整理番号 ❸公開 平成3年(1991)2月14日

H 01 L 29/784

8422-5F H 01 L 29/78 321 S

審査請求 未請求 請求項の数 1 (全4頁)

毎発明の名称 縦形二重拡散MOSFET

> 创特 願 平1-166786

22出 願 平1(1989)6月30日

⑫発 明 者 酒 井 東京都千代田区内幸町1丁目1番6号 日本電信電話株式

冗発 明 東京都千代田区内幸町1丁目1番6号 日本電信電話株式 谷 利

会社内

⑫発 明 瀬良田 卓 嗣 東京都千代田区内幸町1丁目1番6号 日本電信電話株式

会社内

勿出 願 人 日本電信電話株式会社

東京都千代田区内幸町1丁目1番6号

四代 理 人 弁理士 中村 純之助

明細書

1. 発明の名称

概形二重拡散 M O S F E T

2. 特許請求の範囲

第1の導電形の第1の半導体層と該第1の半導 体層上に形成された第1の導電形でかつ上記第1 の半導体層に比し高い比抵抗の第2の半導体層と を有し、上記第2の半導体層内に第1の導電形と は逆の第2の導電形を有するチャネル形成用の第 1の半導体領域と、第1の導電形のソース領域と しての第2の半導体領域とがチャネルを形成し、 該チャネルおよび上記第2の半導体層の表面にお いてゲート絶縁膜としての第1の絶縁層を介して ゲート電極としての第1の導電性層が形成され、 さらに上記第1の半導体領域ならびに上記第2の 半導体領域に接するようにソース電極としての第 2 の導電性層が、また上記第1の半導体層の表面 にドレイン電極としての第3の導電性層が形成さ れてなる縦形二重拡散MOSFETにおいて、

上記第2の半導体層を、比抵抗の高い層と比抵抗 の低い層との 2 層で構成し、上記第1 の半導体層 倜に比抵抗が高い層を、上記ゲート絶縁膜として の第1の絶縁層優には比抵抗が低い層を設け、か つ該2層の境界を上記チャネル形成領域としての 第1の半導体領域と上記第2の半導体別とによっ て形成される接合よりも上記第1の半導体層側に 設定することを特徴とする、縦形二重拡散MOS FET.

3. 発明の詳細な説明

[産業上の利用分野]

本免明は、凝形二重拡散MOSFETのオン低 抗低減に関するものである。

[従来の技術]

従来の概形二重拡散MOSFETとしては、第 4回に示す構造が一般的である。すなわち、低比 抵抗のN*基板1と比較的比抵抗の高いN形エピ タキシャル層2を有し、ゲート絶縁膜3の上に形 成されたポリシリコンからなるゲート電極4をマ スクとして、P形チャネル形成領域5ならびに

N・ソース領域6が二重拡散によって形成され、 ゲート電極4の表面に層間絶縁膜7を形成しp形 チャネル形成領域5ならびにN・ソース領域6に 接するようにソース電極8が形成され、N・基板 1の裏面にドレイン電極9が形成されている。 [発明が解決しようとする課題]

このような構成の桜形二重拡散MOSFETでは、P形チャネル形成領域5とN形エピタキシャル圏2、N*基板1とによって形成されるP*NN*ダイオードで楽子耐圧が決まり、所奨の楽子耐圧を得るためにN形エピタキシャル圏2の不純物濃度と厚さを最適に設定した場合、N形エピタキシャル圏2のP形チャネル形成領域5で挟まれた接合型FET部(JFET部)10の抵抗が大きくなり、オン抵抗が大きくなるという欠点を有していた。

の比抵抗の低い層の厚さを厚くするにつれて単位 チップ面積当たりのオン抵抗を低減することが可 能となる。

すなわち、本発明の構成は素子耐圧を損なうことなくオン抵抗の低減を可能にするものである。 [実施例]

 [課題を解決するための手段]

[作 用]

第2回および第3回について後に詳述するよう に、本発明の上記2層構成のうちの比抵抗の低い・ 層の厚さをチャネル形成領域の拡散深さよりも厚 くしても、素子耐圧を従来と同等に保つことが可 能であることが確認された。しかも一方では、こ

成となっており、第1 エピタキシャル層 2 - 1 は 従来の縦形二重拡散 M O S F E T におけるエピタ キシャル層 2 と 同一の不純物 漁度を有し、第2 エ ピタキシャル層 2 - 2 は第1 エピタキシャル層 2 - 1 よりも高い不純物漁度を有し比抵抗が低い。

第2回は、素子耐圧の第2エピタキシャル層2-2の厚さへの依存性を示すものである。同図は第2エピタキシャル層2-2の不純物濃度が近りませる。第2エピタキシャル層2-2の厚さで、第2エピタキシャル層2-2の厚さを目の例で、第2エピタキシャル層2-2の厚くで、第2エピタキシャル層2-2の厚くである。ま子耐圧を従来の概形二旦な振りの「ETと同等に保つことができることを示している。ただし、ある一定の厚さを越えると、業子耐圧は急激な低下を示す。

第3回は、単位チップ面積当りのオン抵抗の第 2 エピタキシャル暦 2 - 2 の厚さへの依存性を示すものである。第3回中に破験で示したのは、第 2 図において素子耐圧が急激に低下する第2 エピタキシャル暦 2 - 2 の厚さの斑界を示すもので、

特閒平3-34466(3)

許容される領域は破線から左の領域である。第3 図で示されるように、第2エピタキシャル暦2-2の厚さをP形チャネル形成領域5の拡散深さよりも深くし、かつ崇子耐圧が低下しない範囲とすることによって、単位チップ面積当りのオン抵抗を従来の綴形二重拡散MOSFETに対して約25%低減できる。

[発明の効果]

以上のように、木苑明によれば素子耐圧を従来の概形二重拡散MOSFETと同等に保ち、単位チップ面積当りのオン抵抗を25%低減できる。

したがって、本発明によれば、従来技術と同等の特性を有する選子が25%小さいチップ面積で実現され、生産性の向上が遠成できる。逆に同一の生産性(同一チップ面積)を保った場合には、オン抵抗が25%低い素子を実現できる。


4. 図面の簡単な説明

第1回は本発明の縦形二重拡散MOSFETの 断面図、第2回は本発明による実施例の素子耐圧 の第2エピタキシャル層の厚さへの依存性を示す 図、第3回は本発明による実施例の単位チップ面 税当りのオン抵抗の第2エピタキシャル層の厚さ への依存性を示す図、第4回は従来の概形二重拡 版MOSFETの断面図である。

1 ··· N * 基 板


- 2 ··· N 形 エピタキシャル暦
- 2-1…N形の第1エピタキシャル層
- 2 2 ··· N 形の第2エピタキシャル層
- 3 …ゲート酸化膜
- 4 …ゲート電極
- 5 … P 形チャネル形成領域
- 6 … ソース N * 領域
- 7 … 海加维橡胶
- 8 … ソース電極
- 9 …ドレイン危極
- IO…JFET部

特許出願人 日本電信電話株式会社 代理人弁理士 中 村 秭 之 助




- 1 ··· N*基板
- 2 --- N形エピタキシャル層
- -2-1---N形の第1エピタキシャル層 2-2---N形の第2エピタキシャル層
- 3 --- ゲート酸化膜
- 4 … ゲート電極
- 5…P形开礼形成领域
- 6 ---'Y-スハ* 領域
- 7---雇闆链蛛膜
- 8…リース電極 9…ドレイン電極
- 9---ドレイン電荷 10---JFET部

第 1 図





第 3 図



第4図